5 月 23 日消息，高效能計(jì)算機(jī)公司（Efficient Computer）今年 3 月完成了 1600 萬美元（IT之家備注：當(dāng)前約 1.16 億元人民幣）的種子輪融資之后，聲稱要在 1 年內(nèi)構(gòu)建從編譯器到硅芯片的全新技術(shù)棧。

該公司的方法是創(chuàng)造一種“通用的、后馮-諾依曼時(shí)代的處理器設(shè)計(jì)，不僅易于編程，而且能效極高”。

Efficient Computer 的創(chuàng)始人兼首席執(zhí)行官布蘭登?露西亞（Brandon Lucia）說：

今天的計(jì)算機(jī)效率低得可怕。主流的“馮-諾依曼”處理器設(shè)計(jì)浪費(fèi)了 99% 的能源。不幸的是，這種低效已經(jīng)深深地融入了它們的設(shè)計(jì)之中。

在馮-諾依曼處理器中，程序是由一連串簡單的指令組成的，但按簡單指令運(yùn)行程序的速度慢得令人無法接受。

要提高效率，就必須從根本上重新思考我們?nèi)绾卧O(shè)計(jì)計(jì)算機(jī)。

該公司所研發(fā)的架構(gòu)不是像馮-諾依曼設(shè)計(jì)那樣執(zhí)行一系列指令，而是以“指令電路”（circuit of instructions）形式表達(dá)程序，顯示哪些指令可以相互對話。這種設(shè)計(jì)被稱為 Fabric 處理器架構(gòu)，已在 Monza 測試 SoC 中實(shí)現(xiàn)。

Lucia 最近接受了歐洲 eeNews 的采訪，更詳細(xì)地解釋了公司的做法，IT之家翻譯相關(guān)內(nèi)容如下：

和主流芯片本質(zhì)上不同的是，我們的架構(gòu)是在卡內(nèi)基梅隆大學(xué)的研究基礎(chǔ)上，同時(shí)開發(fā)出編譯器和軟件棧的，我們在設(shè)計(jì)時(shí)考慮到了通用性。

我們不需要寄存器流，也不需要每個(gè)周期都進(jìn)行指令取回。磁貼的子集也是內(nèi)存訪問磁貼--這是一種高效的內(nèi)存結(jié)構(gòu)設(shè)計(jì)方式。

芯片的初始性能為 1.3 至 1.5TOPS / W，功耗為 500mW 至 600mW，但這實(shí)際上僅僅是個(gè)開始。

2025 年初，我們可以在 200MHz 的頻率下達(dá)到 100GOPS，我們認(rèn)為我們可以在功耗不變的情況下將性能提高 10 到 100 倍。